Browsing by Author "Chien Hung Chen"

Filter results by typing the first few letters
Now showing 1 - 1 of 1
  • No Thumbnail Available
    Item
    一個自動時脈振顫校正之延遲所定迴路
    (2011) 陳建宏; Chien Hung Chen
    延遲鎖定迴路因為為一階恆穩定回授系統面積小好設計外，還有雜訊在電壓控制延遲嚴上不會累積雜訊，輸出時脈抖動小的優點，被用來當成時脈產生器的使用上如:記憶體介面、液晶顯示器、無線電傳輸系統...等，成為近幾年來受歡迎的電路架構。然而，改善鎖定時間長和因為雜訊產生的非理想抖動是設計延遲鎖定迴路重要的課題，本文分別針對此問題，提出改善方法。 本延遲所定迴路，利用電壓控制延遲線一個週期延遲時間固定的特性，設計一個時脈頻率預測器，在延遲所定迴路的迴授系統運作之前，改變初始電壓到接近鎖定電壓的位準，再進行延遲所定迴路的迴授系統運作，利用充電幫浦的校正到鎖定電壓，縮短所定時間，使得電路能有快速鎖定的功能。除此之外，為了降低輸出時脈的抖動，本延遲鎖定迴路使用自動抖動校正電路產生一個延遲與兩個相位偵測器組合成一個假相位偵測器，縮小系統的抖動區域，得到較低的輸出時脈抖動。 本延遲鎖定迴路採用CMOS 0.18um 1P6M 標準製程，核心面積為0.77x0.84mm2，功率消耗為29mW操作在400MHz，可鎖範圍為150MHz~550MHz，鎖定時間為低於9cycles，peak-to-peak jitter為2.9ps操作在400MHz。