光電工程研究所
Permanent URI for this communityhttp://rportal.lib.ntnu.edu.tw/handle/20.500.12235/63
本所於民國91年成立碩士班，94年成立博士班。本所成立之宗旨及教育目標在於培育符合社會所需的光電科技專業人才，本所發展目標在於實現學界對於國內產業的關懷與參與之願景，並朝向「產業知識化、知識產業化」的發展趨勢與需求邁進。近年來，本校已轉型為綜合研究型大學，依據校務整體發展計畫與本所發展策略規劃之需求，將能提供本所未來發展之參考與願景。
本所研究方向 ：
一、光電材料與元件模組
二、奈米生醫及醫學影像
Browse
5 results
Search Results
Item 鐵電氧化鉿鋯於環繞式閘極電晶體(GAA)及用於疊接氮化鎵高電子遷移率電晶體(HEMT)(2020) 張靖; Chang, Ching近年來隨著智慧型手機、物聯網(IoT)的發展，元件都必須具有體積小、高效能等特點，目前可以透過鰭式電晶體、環繞式閘極電晶體等多閘極電晶體，使閘極能夠有效控制元件，降低漏電流，解決元件尺寸持續微縮，所造成的短通道效應，以延續摩爾定律(Moore’s Law)；5G通訊、電動車發展之下，功率元件需求大增，由於氮化鎵材料耐高溫高壓，並且具有的極高電子遷移率和寬能隙等特性相當符合功率元件使用。 本論文分為三個部分，第一部分實驗，在矽基板上堆疊二氧化矽和多晶矽用來取代 SOI 晶圓以降低成本，並以鐵電材料Hf1-xZrxO2 (HZO) 作為介電層，其中介電層分為兩種，一種為單層Hf0.5Zr0.5O2 ，另一種以2層Hf0.5Zr0.5O2 夾著Al2O3 ，應用於環繞式閘極電晶體，進行 Endurance和Retention量測。第二部分探討GaN 高電子遷移率電晶體(HEMT)的元件特性。最後一部分將鐵電電晶體與氮化鎵HEMT疊接，利用鐵電材料之負電容效應，改善次臨界擺幅(SS)，並且提升臨界電壓，使氮化鎵HEMT變為增強型(E-mode)，讓此疊接電路同時具備氮化鎵HEMT和鐵電電晶體之特性。Item 記憶體之3D立體控制單元與高介電常數之矽鍺電晶體(2009) 劉韋宏; Wei-Hung Liu電子產品朝向輕薄短小、高效能發展已成趨勢，高度的系統整合將無可避免；具體積小、整合度高、耗電量低、成本低等特性的立體堆疊晶片（3D IC）將成趨勢。 第二章節的目的在單晶片矽上利用連續成長製程完成適用於 3D 記憶體之switch技術評估與試製，並輔以 TCAD 模擬配合，以利於最佳化設計。在製程驗證方面，目前垂直型多晶矽 p-n diode switch 完成驗證的電性表現，如理想因子 (ideal factor) η約1.2~1.9，電流密度(J)在1.8V時約1.5x102 A/cm2，且 on/off ratio 也達到 ~107 ，已可供記憶體switch使用。 而為能適用於雙極性記憶體 (如RRAM) 的使用，則因其寫入及抹除屬不同極性，故需發展雙向型控制單元，類似雙極性載子電晶體 (BJT) 之n/p/n或p/n/p結構，第三章節考慮採用n/p/n接面之雙極性二極體 ( bi-directional diode )。 第四章研究架方向為氮化鈦 (TiN) 金屬閘極搭配 HfSiOx介電層在不同晶格方向 (crystal orientation) 之N型場效電晶體 (FET) 元件之製作。並以臨界電壓 (threshold voltage, VT) 、次臨界擺幅 (subthreshold swing, S.S.) 、飽和電流 (saturation current, IDsat) 、漏電流 (leakage current) 等作為元件特性評估之依據。Item 穿隧式低溫多晶矽薄膜電晶體研製與應用(2009) 翁偲傑; Weng, Ssu-Chieh利用band to band tunneling的觀念，試著驗證可將subthreshold swing小於60 mV/dec.。側向多晶矽的p/i/n結構不只是光二極體，也可以是穿隧式薄膜電晶體在未來的應用上。而我們去驗證水平低溫多晶矽薄膜電晶體並且檢驗元件的可靠度(Reliability)。實驗中得知，穿隧電流隨溫度的變化可以加以證明，確實是band to band tunneling效應的影響；再與一般薄膜電晶體比較可靠度也是相對的好。最後，用垂直式(vertical)不同的結構去驗證是否也有穿隧效應，並且用TCAD-ISE去模擬驗證其結果。 目前為止，穿隧式薄膜電晶體仍有些需要被解決的問題。此論文目的就是透過元件製程與電性分析及元件模擬的各項參數來實踐獲得高效能的穿隧式薄膜電晶體。由於穿隧式薄膜電晶體可如傳統式薄膜電晶體用於邏輯電路上，所以穿隧式薄膜電晶體替代在低功率行動裝置上的應用是一個前瞻性的元件。Item 鐵電元件串接電晶體負電容效應及鋁摻雜鉿基氧化物暫態反應(2018) 周昱辰; Chou, Yu-Chen俱鐵電效應之鉿基氧化物於近幾年吸引相當多討論，在適當的摻雜與退火後將具有鐵電特性，可應於記憶體及鐵電負電容效應。後者於在電晶體應用，可改善次臨界擺幅 (Subthreshold Swing)以達陡峭斜率特性，將大幅降低元件操作電壓，具有低功耗元件應用價值。且鉿基氧化物本身與目前CMOS製程高相容性，於45nm後在業界已導入二氧化鉿介電層使用，故期望本論文提出之技術能夠於未來5nm以下技術節點使用。 本研究將針對不同摻雜與退火條件之鉿基氧化物，以元件應用為前提進行直流操作、快速操作的研究，以及利用串接的方式，把有鐵電特性的MFM (Matel-Ferroelectric-Matel)結構或是FeFET (Ferroelectric Field Effect Transistors)，串接在一般介電質的電晶體上，預期改善次臨界擺幅，跟Al：HfO2（FE-HAO）場效應電晶體的鐵電性並應用於負電容效應。 根據量測結果顯示，利用1530快速量測IdVg時，檔位的調整非常的重要，在限流的影響下要找到最適合的檔位。7.9%的HAO在1000℃的熱退火處理下，SS正反掃出現了SS=40 mV/dec及SS=39mV/dec，呈現了很好的物理極限，成為具有潛力的MOSFET。Item 氧化鉿鋯二極體與場效電晶體之記憶體應用(2017) 陳宣翰; Chen, Hsuan-Han具有鐵電效應的新鐵電材料－鉿基氧化物(Hafnium-based Oxides)，這幾年除了研究討論度相當高之外，應用面也是相當的廣，例如其鐵電負電容特性，藉由突破次臨界擺幅的物理極限60mV/dec，降低了操作電壓VDD，間接降低了元件的耗能，達到低功耗的目的。又例如藉由鐵電特性，使電流-電壓曲線具有遲滯現象，使之可以應用在1T記憶體上面，也可以製作成MIM結構應用在1T-1C記憶體中，而且鉿基氧化物與矽基板相容性高，可以整合在現有的CMOS半導體製程上。本研究將針對於應用在鐵電記憶體上，使用Hf1-xZrxO2作為鐵電層，藉著不同物理厚度、不同摻雜比例，以及退火溫度等條件，探討分析其在記憶體應用方面的表現。 關鍵字：鉿基氧化物、負電容電晶體、次臨界擺幅、金屬-鐵電層-金屬結構、鐵電電晶體。