奈米孔洞陣列製作技術應用於抗反射層研製

Abstract

矽晶片表面經過粗化處理後可降低晶片表面的反射率，以增加矽質太陽能電池的發電效率。本研究提出結合自組裝奈米球微影(self-assembed nanosphere lithography, SANL)以及光輔助電化學蝕刻 (photo-assisted electrochemical etching, PAECE)兩項技術，在矽晶片表面製作高深寬比的奈米孔洞陣列結構，用於降低矽晶片的反射效率。實驗結果顯示所完成的奈米級孔洞陣列結構，其蝕刻深度約為6.2 μm，直徑約為90 nm，即孔洞的深寬比可達約68:1。在380 nm-890 nm波長範圍內矽晶片的平均反射率為40.2 %。經過SANSL以及5分鐘的PAECE蝕刻後，平均反射效率可降低為1.73 %。本論文所提出的新型製程技術，除具有低成本優勢外，所完成的奈米級孔洞陣列結構更可實際應用於單晶矽太陽能電池之抗反射結構。