學位論文
Permanent URI for this collectionhttp://rportal.lib.ntnu.edu.tw/handle/20.500.12235/73890
Browse
2 results
Search Results
Item 阻抗感測器與1.95GHz鏡像抑制混頻器設計(2022) 賴新亞; Lai, Hsin-Ya隨著通訊世代的演進，手機中射頻前端模組的複雜性呈現指數級的成長，如何提高天線效率在智慧型手機的整體射頻性能是最關鍵的挑戰。其中集成天線的應用較容易受到外部條件改變所影響，進而導致天線與射頻前端間的阻抗不匹配。阻抗不匹配時會降低射頻前端和天線間的功率傳輸並增加通信單元對雜訊的敏感性。因此本論文設計實現之阻抗感測器 (Impedance Sensor)，用來感測環境中是否存在外部干擾，並將阻抗調諧網路設置至最佳的狀態，以便在不同的使用條件下都能夠使裝置運作在較高的效能範圍內。第一顆電路為阻抗感測器，透過定向耦合器 (Directional Coupler) 以及雙端天線結構來提升感測器的解析度。透過雙端天線的二次反射來增加阻抗檢測訊號的變化量，並提出兩種架構來提高對於阻抗感測的敏感度。第二顆電路為鏡像抑制混頻器，採用I/Q 訊號調變的方式消除鏡像訊號，並在IF端加上緩衝放大器來提升整體轉換增益。當LO驅動功率為3 dBm時，在1.5 GHz至2 GHz的鏡像拒斥比皆小於 - 35 dBc，轉換增益為3.863 dB，功耗約為10.8 mW，晶片佈局面積為1.2 mm × 1.14 mm。Item 38GHz 鏡像抑制混頻器與可變增益放大器設計(2020) 童義倫; Tung, Yi-Lun隨著毫米波頻段的發展，在相位陣列(Phase Array)架構的射頻收發器系統中，混頻器與可變增益放大器為相當重要的元件。由於互補式金氧半導體製程(CMOS)具有低成本以及高整合度的優勢，所以被廣泛地運用於毫米波的電路設計上。因此本論文將使用 TSMC 65nm CMOS 製程，設計實現 38 GHz 鏡像抑制混頻器與可變增益放大器。 本論文第一顆電路為鏡像抑制降頻器，採用I/Q 訊號調變的方式消除鏡像訊號，並透過耦合器在寬頻下做到兩正交訊號振幅與相位匹配，來達到寬頻的鏡像拒斥比。此外在 IF 端加上緩衝放大器來提升整體轉換增益。當LO的驅動功率為 3 dBm時，在 34 GHz 至 43 GHz時的鏡像拒斥比皆小於- 30 dBc，轉換增益為 -6±1 dB，功耗約為9.72 mW，晶片佈局面積為780 μm × 760 μm。 第二顆電路為 38 GHz可變增益放大器，透過數位控制技術來調整可變增益範圍，採用一級的電流控制架構(Current Steering)來實現。透過在電流控制架構加上Body Bias，此架構能讓可變增益放大器在低偏壓的操作下，提供足夠的可調增益範圍。當供應電壓 Vdd 為 1.2 V時，於 38 GHz 有最高增益 14.96dB，可變增益範圍則是在 6.68 dB ~ 14.96dB，約有 8.28 dB，整體功率消耗約為 33 mW，晶片佈局面積為 400 μm × 800 μm。