學位論文

Permanent URI for this collectionhttp://rportal.lib.ntnu.edu.tw/handle/20.500.12235/73890

Browse

Has files: NoSubject: search.filters.subject.Image Rejection Ratio (IRR)

Search Results

Now showing 1 - 3 of 3
  • No Thumbnail Available
    Item
    19GHz低雜訊放大器與鏡像抑制混頻器設計
    (2024) 張映晨; Chang, Ying-Chen
  • No Thumbnail Available
    Item
    38 GHz 單邊帶混頻器與可變增益放大器設計
    (2021) 鄭伊佐; Cheng, Yi-Tso
    隨著5G行動通訊發展，在相位陣列架構的射頻收發器中，混頻器與可變增益放大器為重要元件。而CMOS具有高整合度、低功率消耗、及低成本的優勢，因此本論文使用標準 65nm CMOS 1P9M製程，實現38 GHz單邊帶混頻器與可變增益放大器。第一個電路為38 GHz單邊帶混頻器，藉由準確的饋入兩顆混頻器正交訊號，將兩個相差180°的輸出訊號合成後，達到寬頻鏡像抑制之功能。當電晶體偏壓為0.4 V，頻帶為31 ~ 40 GHz，增益範圍為-19.8 ± 0.5 dB，鏡像抑制在40 dB的範圍為35~ 40 GHz，整體晶片佈局面積為0.72 mm × 0.8 mm。第二個電路為38 GHz低相位變化之可變增益放大器，採用兩級的電流控制架構，透過數位控制與相位補償技術來維持低相位變化，並加入基極偏壓來提升可變增益範圍。當供應電壓Vdd為1.2 V，在38 GHz有最高增益14.84 dB，可變增益範圍則有14.76 dB，相位誤差為4.62°，整體功率消耗約為20.4 mW，整體晶片佈局面積為0.46 mm × 0.68 mm。
  • No Thumbnail Available
    Item
    38GHz 鏡像抑制混頻器與可變增益放大器設計
    (2020) 童義倫; Tung, Yi-Lun
    隨著毫米波頻段的發展，在相位陣列(Phase Array)架構的射頻收發器系統中，混頻器與可變增益放大器為相當重要的元件。由於互補式金氧半導體製程(CMOS)具有低成本以及高整合度的優勢，所以被廣泛地運用於毫米波的電路設計上。因此本論文將使用 TSMC 65nm CMOS 製程，設計實現 38 GHz 鏡像抑制混頻器與可變增益放大器。 本論文第一顆電路為鏡像抑制降頻器，採用I/Q 訊號調變的方式消除鏡像訊號，並透過耦合器在寬頻下做到兩正交訊號振幅與相位匹配，來達到寬頻的鏡像拒斥比。此外在 IF 端加上緩衝放大器來提升整體轉換增益。當LO的驅動功率為 3 dBm時，在 34 GHz 至 43 GHz時的鏡像拒斥比皆小於- 30 dBc，轉換增益為 -6±1 dB，功耗約為9.72 mW，晶片佈局面積為780 μm × 760 μm。 第二顆電路為 38 GHz可變增益放大器，透過數位控制技術來調整可變增益範圍，採用一級的電流控制架構(Current Steering)來實現。透過在電流控制架構加上Body Bias，此架構能讓可變增益放大器在低偏壓的操作下，提供足夠的可調增益範圍。當供應電壓 Vdd 為 1.2 V時，於 38 GHz 有最高增益 14.96dB，可變增益範圍則是在 6.68 dB ~ 14.96dB，約有 8.28 dB，整體功率消耗約為 33 mW，晶片佈局面積為 400 μm × 800 μm。