學位論文
Permanent URI for this collectionhttp://rportal.lib.ntnu.edu.tw/handle/20.500.12235/73890
Browse
2 results
Search Results
Item 應用於高頻輸入/出端與電源端之靜電放電防護設計(2021) 傅義全; Fu, Yi-Quan隨著 CMOS 製程越來越先進，電晶體尺寸微縮，使可操作於更高的工作頻率，但會使電晶體對於靜電越來越敏感，靜電放電是影響積體電路可靠度的主要因素，須設計出高耐受度的靜電放電防護電路，避免積體電路遭受靜電轟擊而損壞。靜電放電防護通常設計於輸入/出端，當應用於高頻積體電路中，須具備較低的寄生電容，否則會影響高頻電路的特性，而傳統防護元件選擇簡單的二極體，但操作頻率越來越高時，造成高頻電路特性大幅衰減，因此本論文提出藉由電阻串並聯方式使二極體產生的負載減少，並採用 CMOS 製程實踐，透過各項量測證實在單位面積下有低的高頻訊號流失和擁有足夠高的靜電放電防護能力。因靜電也會由電源端進內部電路，所以必須有電源箝制防護電路，而電源箝制防護電路中的觸發機制被用來判斷靜電是否發生，但當內部電路上電的時間常數與靜電相近時，電阻-電容充放電機制會使排放靜電的元件意外導通，造成電源端的訊號極大流失。因此，本論文使用 CMOS 製程實踐現有電源箝制電路，分析不同的靜電放電耐受度測試、正常上電與快速上電時的可行性。Item 應用於高頻與高壓電路之靜電放電防護設計(2019) 彭柏維; Peng, Bo-Wei為了避免積體電路遭受靜電放電的破壞，靜電放電防護元件通常被設計在電路的輸入/輸出端。操作在順偏條件的二極體適合被作為靜電放電防護元件，因此靜電放電防護二極體被廣泛應用在高頻以及高壓電路，然而靜電放電防護二極體的寄生電容卻嚴重地影響電路的高頻特性，導致信號不斷流失，為了解決信號損失的問題，靜電放電防護二極體的寄生電容必須被最小化。然而，防護元件的寄生電容能夠縮小的範圍仍然有限，一個元件同時擁有足夠的靜電放電防護能力以及小的寄生電容是相當困難的。因此，本論文提出一種低損耗焊墊的結構，能夠有效降低防護元件對高頻的影響，透過LC共振原理使K/Ka-bands中的信號損失降至最低。低損耗焊墊搭配靜電放電防護雙二極體已被實現在0.18μm互補式金氧半製程中，從高頻量測中證實，所提出之結構的信號損失較傳統結構低了六至十倍。最後，藉由各項靜電放電耐受度測試驗證，所提出之結構能夠擁有足夠高的靜電放電防護能力。 由於二極體為單向導通元件，僅適合提供一個靜電放電的路徑，需額外加入靜電放電箝制電路才能提供電路完整的防護，然而靜電放電電流透過靜電放電箝制電路排放，通常需要較遠的距離。因此，本論文提出一種雙向導通的P型二極體結構，藉由PN接面的空乏區控制其通道，當靜電放電事件發生時，通道的空乏區將消失並排放靜電電流，而在正常工作中，空乏區應切斷其通道並有足夠低的漏電流，在高壓的應用中，橫向雙擴散電晶體經常被作為靜電放電防護元件，然而橫向雙擴散電晶體的結構複雜且不易設計，使得高壓操作中的靜電放電防護設計受到挑戰。二極體不但結構簡單且有足夠的靜電放電耐受度，因此本論文針對二極體的結構去進行改良，所提出的P型空乏二極體已被實現在0.50μm互補式金氧半製程中。從直流量測結果證實，在正常工作下P型空乏二極體有足夠低的漏電流，靜電放電耐受度測試中，透過通道排放靜電電流的想法是可行的但仍有需改進的地方。最後一章節的未來工作中將會提及一些改良的結構與想法。