學位論文
Permanent URI for this collectionhttp://rportal.lib.ntnu.edu.tw/handle/20.500.12235/73890
Browse
3 results
Search Results
Item 利用變壓器功率合成技術之5.2 GHz互補式金氧半導體功率放大器研製(2014) 歐陽弘文近幾年來，隨著無線通訊的快速發展，對於無線網路所要求的吞吐量也越來越高，且由於較低頻的2.4 GHz頻帶使用過於壅塞，導致電路設計上朝向同樣免授權免付費的5 GHz U-NII(Unlicensed National Information Infrastructure)頻帶發展，此外，對於無線收發器來說，功率放大器扮演著舉足輕重的角色，以往，為達高輸出功率與高效率，設計上會以砷化鎵(GaAs)製程為主，然而，互補式金氧半導體(CMOS)製程有著低成本及系統晶片整合的優點，故以5 GHz U-NII頻帶為重心的互補式金氧半導體功率放大器已成為現在的新趨勢，因此本論文將從電路設計的角度切入，設計及實現三個使用不同功率合成技術的5.2 GHz互補式金氧半導體功率放大器。 第一個電路為直接並聯功率合成技術之5~5.8 GHz功率放大器，將兩組功率元件直接並聯，藉此提高輸出功率，晶片佈局面積為0.875×0.705 mm2，在5.2 GHz時之量測增益(S21)為12.3 dB，並達到23.1 dBm的飽和輸出功率(Psat)，18.6 dBm的1dB增益壓縮輸出功率(OP1dB)及19.8%的最高功率輔助效率(PAE)，寬頻功率匹配架構的使用，使得功率放大器從5~5.8 GHz的飽和輸出功率為22.6±0.5 dBm。 第二個電路為兩路變壓器功率合成技術之5.2 GHz功率放大器，為了達到高功率輸出，利用變壓器實現功率合成，晶片佈局面積為1.2×0.6 mm2，量測增益(S21)為15.14 dB，飽和輸出功率(Psat)為25.81 dBm，1dB增益壓縮輸出功率(OP1dB)為21.42 dBm，最高功率輔助效率(PAE)為27.58%。 第三個電路為串聯結合變壓器功率合成技術之5.2 GHz功率放大器，藉由堆疊每一功率元件的電壓，進而抬高整體的輸出電壓及功率，晶片佈局面積為1.2×1 mm2，量測增益(S21)為13.37 dB，飽和輸出功率(Psat)為27.63 dBm，1dB增益壓縮輸出功率(OP1dB)為23.45 dBm，最高功率輔助效率(PAE)為19.18%。Item K頻帶互補式金氧半功率放大器設計(2015) 劉家凱; Liu, Chia-Kai第一個電路為變壓器功率結合技術之K頻帶功率放大器，採用半圈變壓器 (Half-turn Transformer)實現功率結合與阻抗轉換以達到節省面積，量測結果在23.5 GHz時，增益為12 dB，飽和輸出功率(P_sat)為22.5 dBm，1dB增益壓縮輸出功率(OP_1dB)為18.1 dBm，最高功率輔助效率(PAE)為21.8%，晶片佈局面積為0.29 mm^2。 第二個電路為變壓器電流結合技術之K頻帶功率放大器，延續第一個設計之功率放大器，運用變壓器電流結合技術(Current Combining Transformer)來提升輸出功率，將功率放大單元直接並聯在進行匹配，而為了要提高增益，採用兩級功率放大器進行設計，量測結果在23 GHz時，增益為19.5 dB，飽和輸出功率(P_sat)為24.9 dBm，1 dB增益壓縮輸出功率(OP_1dB)為20.6 dBm，最高功率輔助效率(PAE)為17.0%，晶片佈局面積為0.97 mm^2。Item X頻帶互補式金氧半功率放大器設計與實現(2015) 黃望龍; Huang, Wang-Lung對於射頻收發器系統來說，功率放大器扮演著相當重要的角色，為了達到高輸出功率與高效率，現今，功率放大器的設計以砷化鎵製程(GaAs process)為主。近年來隨著CMOS的進步，射頻電路大部份已經成功整合至CMOS 製程當中，且CMOS具有低功率消耗、低成本、高整合度的優勢，因此本論文將設計及實現三個使用不同功率合成技術的X頻帶互補式金氧半功率放大器。 第一個電路為變壓器功率合成技術之X頻段功率放大器，藉由變壓器實現功率合成而達到較高的輸出功率，量測增益("S" _"21" )為14.189 dB，飽和輸出功率("P" _"sat" )為24.74 dBm，1dB增益壓縮輸出功率(〖"OP" 〗_"1dB" )為16.63 dBm，最高功率附加效率(PAE)為19.9 %，晶片佈局面積為0.56 mm^2。 第二個電路為串聯結合變壓器功率合成技術之X頻段功率放大器，藉由堆疊每一功率元件的電壓，進而抬高整體的輸出電壓及功率，量測增益("S" _"21" )為13.08 dB，飽和輸出功率("P" _"sat" )為26.3 dBm，1dB增益壓縮輸出功率(〖"OP" 〗_"1dB" )為23.3 dBm，最高功率附加效率(PAE)為12.6 %，晶片佈局面積為1.08 mm^2，。 第三個電路為基於變壓器的電流合成技術之X頻段功率放大器，將兩組功率放大器元件直接並聯，藉此提高輸出功率，量測增益("S" _"21" )為13.4 dB，並達到27.3 dBm的飽和輸出功率("P" _"sat" )，23.84 dBm的1dB增益壓縮輸出功率(〖"OP" 〗_"1dB" )及19 %的最高功率附加效率(PAE) ，晶片佈局面積為1.27 mm^2。