學位論文

Permanent URI for this collectionhttp://rportal.lib.ntnu.edu.tw/handle/20.500.12235/73890

Browse

Subject: search.filters.subject.MicroBlaze

Search Results

Now showing 1 - 2 of 2
  • No Thumbnail Available
    Item
    AES之遠端嵌入式系統平台
    (2012) 陳泓佑; Hong-You Chen
    當今科技傳播進步，高級加密標準（Advanced Encryption Standard）已經被廣泛應用於各方面軟硬體通訊設備。 本實驗室使用AES演算法為基礎，透過物件導向程式語言，開發出一套AES應用軟體的平台。本研究將平台增加與修改，製作出對AES之初學者能快速學習的e-learning平台。硬體方面，在EDK環境下使用MicroBlaze處理器，將AES的32位元硬體架構與軟體架構同時放置於FPGA中，讓嵌入式系統可執行AES的軟硬體功能。 此系統除了有AES基本架構外，還包含了在文字、各模式圖片、FPGA、遠端控制等各類應用。本研究最後整合軟硬體，開發提供使用者學習AES的平台，對研究AES來說，是一套很有用的工具。
  • No Thumbnail Available
    Item
    32位元小面積之嵌入式AES的FPGA設計與影像應用
    (2009) 張國煌; Kuo-Huang Chang
    　　高等加密標準(Advanced Encryption Standard, AES)硬體實現在現場可程式化閘陣列(FPGA)與特殊用途積體電路(ASIC)已經被很廣泛的討論，尤其是如何達到數十億產率的議題；然而在嵌入式硬體的應用上，低產率與小面積的設計在近幾年也開始被研究。 　　本研究提出一個小面積的硬體電路，採用32位元的架構來實現AES-128的規格，其中包含2組移位暫存器(Shift Register)來完成移列轉換(ShiftRow)的動作；並利用晶片內建的Block RAM來放置整合資料，完成位元組替換(SubByte)與混行運算(MixColumn)的動作；而以軟體來取代硬體的金鑰擴展(KeyExpansion)，來節省電路面積。透過上述所提出的方式在FPGA上所完成的實驗數據，其資源消耗為110個Slice、速度可達到75Mhz(每秒可處理29張640×480大小的彩色影像)，是在目前文獻中面積最小的設計。 　　為實現影像加解密的應用，本研究分別使用兩種方式來與上述32位元AES核心電路整合，其一為結合嵌入式系統與IP core的架構，屬於軟體與硬體的搭配；另一為只用硬體描述語言(HDL)來實現，較偏向硬體電路來控制。