學位論文

Permanent URI for this collectionhttp://rportal.lib.ntnu.edu.tw/handle/20.500.12235/73890

Browse

Has files: YesSubject: search.filters.subject.FPGA

Search Results

Now showing 1 - 5 of 5
  • No Thumbnail Available
    Item
    AES之遠端嵌入式系統平台
    (2012) 陳泓佑; Hong-You Chen
    當今科技傳播進步，高級加密標準（Advanced Encryption Standard）已經被廣泛應用於各方面軟硬體通訊設備。 本實驗室使用AES演算法為基礎，透過物件導向程式語言，開發出一套AES應用軟體的平台。本研究將平台增加與修改，製作出對AES之初學者能快速學習的e-learning平台。硬體方面，在EDK環境下使用MicroBlaze處理器，將AES的32位元硬體架構與軟體架構同時放置於FPGA中，讓嵌入式系統可執行AES的軟硬體功能。 此系統除了有AES基本架構外，還包含了在文字、各模式圖片、FPGA、遠端控制等各類應用。本研究最後整合軟硬體，開發提供使用者學習AES的平台，對研究AES來說，是一套很有用的工具。
  • No Thumbnail Available
    Item
    以軟硬體協同設計之目標物移動方向模糊辨識系統
    (2012) 朱書漢; Shu-Han Chu
    　　本論文利用Altera DE2-70實驗板以及模糊邏輯理論，提出一種以軟硬體協同設計之模糊目標物移動方向辨識系統，在SOPC (System on Program Chip, SOPC)之系統架構下，利用FPGA (Field Programming Gate Array)的硬體電路優勢，以軟硬體協同設計 (HW/SW Co-design)之方式實現硬體加速之功能。作法上係利用硬體電路獲得目標物影像之歷史軌跡，並用Nios II計算上、下、左、右方向的計數，再將此計數傳送到模糊邏輯推論的硬體電路，即可得到目標物體的移動方向。實驗結果證實本方法可以利用機器視覺來辨識目標物的移動方向，實現互動式之人機介面，達到控制機器的運作。論文整體架構大致上可分為： (1)以軟體實現此系統的演算法、 (2)將此系統實現於Altera DE2-70開發版之晶片設計，希望利用硬體平行處理的優勢，加速其演算法的速度。
  • No Thumbnail Available
    Item
    32位元小面積之嵌入式AES的FPGA設計與影像應用
    (2009) 張國煌; Kuo-Huang Chang
    　　高等加密標準(Advanced Encryption Standard, AES)硬體實現在現場可程式化閘陣列(FPGA)與特殊用途積體電路(ASIC)已經被很廣泛的討論，尤其是如何達到數十億產率的議題；然而在嵌入式硬體的應用上，低產率與小面積的設計在近幾年也開始被研究。 　　本研究提出一個小面積的硬體電路，採用32位元的架構來實現AES-128的規格，其中包含2組移位暫存器(Shift Register)來完成移列轉換(ShiftRow)的動作；並利用晶片內建的Block RAM來放置整合資料，完成位元組替換(SubByte)與混行運算(MixColumn)的動作；而以軟體來取代硬體的金鑰擴展(KeyExpansion)，來節省電路面積。透過上述所提出的方式在FPGA上所完成的實驗數據，其資源消耗為110個Slice、速度可達到75Mhz(每秒可處理29張640×480大小的彩色影像)，是在目前文獻中面積最小的設計。 　　為實現影像加解密的應用，本研究分別使用兩種方式來與上述32位元AES核心電路整合，其一為結合嵌入式系統與IP core的架構，屬於軟體與硬體的搭配；另一為只用硬體描述語言(HDL)來實現，較偏向硬體電路來控制。
  • No Thumbnail Available
    Item
    改良型螞蟻演算法之路徑規劃及其在FPGA之實現
    (2014) 侯如瑜
    本論文所提出一改良型螞蟻演算法應用於路徑規劃，解決規劃最佳路徑時容易出現區域最佳解的問題。原先的蟻群系統演算法(Ant Colony System , ACS)雖收斂快速，卻極易陷入區域解，因此，本論文將提出一種改良型螞蟻演算法，透過所提出之費洛蒙更新機制，包含部分費洛蒙更新以及反向費洛蒙更新，使得螞蟻具有更多探索新路徑的能力，減少只追隨同一路徑的機會。為了驗證論文中所提出之方法可以確實提升路徑規劃之精確度，將會與傳統ACS比較，以多種不同路徑進行規劃與比較其性能。為了縮短運算時間，提升計算的效率，本論文所提出之改良型螞蟻演算法將以DE2-70多媒體開發平台，利用FPGA電路加以實現。實驗結果證明以全硬體設計方式可以用較少的處理時間獲得路徑規劃結果，確實提升嵌入式應用系統之效能。
  • No Thumbnail Available
    Item
    特徵提取型同時定位與建圖演算法及其在FPGA之實現
    (2015) 石顏彰; Shih, Yan-Jhang
    FastSLAM 為解決同時定位與建圖的有效方法，但由於地標數過多，容易造成運算量過於龐大而導致系統發散。原始的快速同時定位及建圖(Fast Simultaneous Location and Mapping, FastSLAM)收斂效果好，但會因為地標數目增加所造成誤差的累積，而導致系統發散，論文中透過向量比對機制，使得特徵變化較大的感測資訊被保留下來，減少與現有地標比對的機會，且使得資料關聯的結果較為準確，最後更利用準確的地標更新機器人的位置以提升定位精準度。為了驗證論文所提出方法可以確實有效提升精確度以及降低其運算量，將會利用傳統FastSLAM與本論文所提出之特徵提取型SLAM以多種不同地圖進行模擬並比較其結果。同時，本論文也使用FPGA晶片將此改良同時定位及建圖實現於硬體電路以縮短運算時間，並增加其演算法之運用性。