學位論文

Permanent URI for this collectionhttp://rportal.lib.ntnu.edu.tw/handle/20.500.12235/73890

Browse

Search Results

Now showing 1 - 4 of 4
  • Item
    應用於寬頻之靜電放電防護設計
    (2019) 賴玉瑄; Lai, Yu-Hsuan
    本論文提出了一種應用於寬頻積體電路之全晶片靜電放電防護設計,在0.18μm CMOS製程下,以矽控整流器元件搭配分散式電路的設計,並與既有二極體元件的設計相比較。 當內部電路的操作頻率上升,寄生電容造成的訊號損耗也益加嚴重,單級的靜電放電防護設計不再適用於高頻電路,為了維持原有的防護效果,本論文提出π型架構的設計,將單級的防護元件以小尺寸分散至兩級,藉由匹配元件的使用,來降低訊號通過時的損耗,傳統的π型架構設計使用的是二極體元件,本論文則是採用矽控整流器元件搭配π型架構,矽控整流器在單位面積下具有高的靜電放電耐受度,藉由二極體串的觸發,導通速度得以提升,並藉由電感的使用來達到良好的寬頻表現。 最後,將傳統二極體設計與本設計應用於K波段下的低雜訊放大器,透過電路的量測結果,驗證對電路的影響與實際的防護效果。
  • Item
    24-GHz低雜訊放大器之靜電放電防護設計
    (2017) 林孟霆; Lin, Meng-Ting
    本論文主旨為應用於射頻積體電路之全晶片靜電防護電路,本論文設計了兩種應用於高頻積體電路的靜電放電防護設計,並與先前論文所提出的傳統防護電路來做比較。所下線之晶片皆使用0.18um CMOS製程。 傳統靜電放電箝制電路已被廣泛應用於靜電放電防護設計之中,然而其高佈局面積在先進製程中往往會是個麻煩,因此本篇論文利用矽控整流器低佈局面積與優秀靜電防護能力特性,來加以改善傳統電路,而矽控整流器的閂鎖效應與導通速度過慢問題,本論文也提出了解決方法;本論文提出使用內嵌入式矽控整流器二極體串來改良原先P型與N型二極體的靜電放電能力,透過量測結果比較,本論文提出的兩種靜電放電防護設計皆能在單一面積下提供最佳的靜電耐受度並擁有且較低損耗值。 為了驗證靜電防護電路應用於高頻電路的實際功用,本論文也設計了24GHz低雜訊放大器並搭配適當尺寸的防護電路,在量測結果中,本論文所提出的防護設計並不會影響高頻電路之響應。
  • Item
    射頻功率放大器之靜電放電防護設計
    (2017) 李冠儀; Li, Guan-Yi
    本論文旨在利用嵌入矽控整流器之串接二極體來完成大訊號擺幅功率放大器的靜電放電防護設計,為了比較所提出的靜電放電防護電路的優劣性,也設計了串接二極體以及二極體觸發矽控整流器兩種靜電放電防護電路來提供比較。 為了驗證所提出的靜電放電防護電路在實際電路上的效能,本論文也設計了一個功率放大器電路來搭配此次所設計的三種靜電放電防護電路。實驗結果顯示,嵌入矽控整流器之串接二極體不會造成訊號的衰減及失真,且能夠有效的保護功率放大器。 在本論文中所設計的電路皆使用0.18-μm CMOS製程完成。並在實際的量測中發現,搭配串接二極體寄生矽控整流器的功率放大器電路能承受7 kV以上人體放電模式之靜電放電測試。
  • Item
    應用於K/Ka頻段積體電路之靜電放電防護設計
    (2015) 張榮堃; Chang, Rong-Kun
    本論文設計之電感嵌入矽控整流器的靜電放電防護元件可在共振的頻率之下使電路的小訊號增益損耗降低,只要選擇正確的電感感值便可以達成目標。此外,矽控整流器能在最小的面積下提供最高的靜電放電耐受度,達成較佳的電路靜電放電防護能力。 為了驗證靜電放電防護元件在實際電路上的效能,本論文同時設計了一個低雜訊放大器電路,並且裝備本論文所提出之電感嵌入矽控整流器的靜電放電防護元件,在實驗結果比較中,本論文所提出的設計並不會降低電路的小訊號增益。 本論文中的所有電路皆使用0.18um CMOS製程實現。透過實驗分析比較結果,本論文所提出的設計確實能夠達成良好的靜電放電防護能力,使電路能夠承受4kV的人體放電模式之靜電放電測試,證明電路能夠有效地被該元件保護。